 bors[bot]
|
c7579332c0
Merge #38
|
5 年 前 |
 Wladimir J. van der Laan
|
e962e8c2ea
Bump version from 0.6.0 to 0.6.1
|
5 年 前 |
|
Wladimir J. van der Laan
|
370700c3be
link.x: Add .sdata2 sections
|
5 年 前 |
|
bors[bot]
|
04272942e9
Merge #37
|
5 年 前 |
|
bors[bot]
|
c284f35766
Merge #36
|
5 年 前 |
 Vadim Kaushan
|
6fe10d1bcd
Regenerate binaries
|
5 年 前 |
|
Vadim Kaushan
|
1839103f1c
Add support for 64-bit registers in _start_trap
|
5 年 前 |
|
Vadim Kaushan
|
44c86e244d
Fix _stext override issue
|
5 年 前 |
|
Vadim Kaushan
|
8f3ff84937
Fix section flags
|
5 年 前 |
|
Vadim Kaushan
|
03a3639de8
Fix .data alignment issue
|
5 年 前 |
|
Vadim Kaushan
|
8407973525
Add .sdata section to linker script
|
5 年 前 |
|
Vadim Kaushan
|
98f7b1a72c
Use ALIGN attributes properly
|
5 年 前 |
|
bors[bot]
|
80759f2c26
Merge #35
|
5 年 前 |
|
Wladimir J. van der Laan
|
eb00f87c16
Add .sbss section to linker script
|
5 年 前 |
|
bors[bot]
|
b66f595ea5
Merge #31
|
5 年 前 |
|
bors[bot]
|
4bdbe78587
Merge #32
|
5 年 前 |
|
Vadim Kaushan
|
e33637548f
Fix build
|
5 年 前 |
|
Vadim Kaushan
|
73f1a1ebe7
Rename RISCV to RISC-V
|
5 年 前 |
|
Vadim Kaushan
|
15fe9928bf
Bump version (0.6.0)
|
5 年 前 |
|
Vadim Kaushan
|
968594090e
Update riscv-rt-macros dependency
|
5 年 前 |
|
Vadim Kaushan
|
f433e3d248
[macros] Bump version (0.1.6)
|
5 年 前 |
|
Vadim Kaushan
|
984a63d8f5
[macros] Remove riscv-rt dependency
|
5 年 前 |
|
Vadim Kaushan
|
cf8c9f286c
Check examples in CI
|
5 年 前 |
|
Vadim Kaushan
|
0049fd0ed0
Add examples
|
5 年 前 |
|
Vadim Kaushan
|
6d144111f3
Update documentation
|
5 年 前 |
|
Vadim Kaushan
|
5d8f8c3ba1
Regenerate binaries
|
5 年 前 |
|
Vadim Kaushan
|
5c1bbc64e4
Introduce _mp_hook
|
5 年 前 |
|
Vadim Kaushan
|
84042d706a
Do not set mideleg and medeleg (not supported on FE310)
|
5 年 前 |
|
Vadim Kaushan
|
03f4eef93d
Set trap handler in assembly
|
6 年 前 |
|
Vadim Kaushan
|
1f9677f3c7
Set frame pointer right after stack allocation
|
6 年 前 |
