Commit History

Auteur SHA1 Bericht Datum
  Vadim Kaushan 921aa2bbec Refactoring: use new macros for M-mode CSRs 6 jaren geleden
  bors[bot] 8bffbd7291 Merge #12 #14 6 jaren geleden
  bors[bot] ca737e7a48 Merge #13 6 jaren geleden
  Vadim Kaushan b790a0e92a Replace no-op with unimplemented!() 6 jaren geleden
  Vadim Kaushan 9550fe0687 Remove ecall and *ret instructions from riscv::asm 6 jaren geleden
  WangRunji 8776d30d3b add S-Mode registers 6 jaren geleden
  WangRunji 9dc7b40fdd impl sfence_vma & sfence_vma_all 6 jaren geleden
  bors[bot] 4e16dd85ed Merge #10 7 jaren geleden
  bors[bot] 591b7df808 Merge #9 7 jaren geleden
  bors[bot] 489b88f66b Merge #8 7 jaren geleden
  M Farkas-Dyck 8e0faa9182 these raw instructions are unsafe 7 jaren geleden
  M Farkas-Dyck 5a88960ee0 use `NonZeroUsize` where appropriate 7 jaren geleden
  M Farkas-Dyck ecc69bda00 mepc is word-size 7 jaren geleden
  David Craven 8d530616c9 Build master branch too. 7 jaren geleden
  David Craven be2a15f34e Bump version and update url. 7 jaren geleden
  David Craven b03aae8850 Update README. 7 jaren geleden
  David Craven 5e55720ad8 Update bare-metal. 7 jaren geleden
  David Craven 34b2ba33cd Add inline-asm feature. 7 jaren geleden
  David Craven 59d46795b2 A unified contributing experience. 7 jaren geleden
  Dan Callaghan 6769ac9262 fix target_arch conditionals to match "riscv32" and "riscv64" 7 jaren geleden
  David Craven 87bcdd8bab Bump version. 7 jaren geleden
  Jakob Weisblat 8597f1c32d Fix typo in register/misa.rs 7 jaren geleden
  David Craven 45364b26a8 Add mepc register. 7 jaren geleden
  David Craven cd5200c5fa Fix mstatus register value. 7 jaren geleden
  David Craven 7db0e71060 New api. 7 jaren geleden
  David Craven 179df42984 Remove inline(always). 7 jaren geleden
  David Craven 21bfaf49ae mcause is read-only. 7 jaren geleden
  David Craven 0d9d6cf334 Bump version to 0.1.4 7 jaren geleden
  David Craven bb41b209a6 Read bits only once. 7 jaren geleden
  David Craven b42411e64a Bump version to 0.1.3 7 jaren geleden