Commit Verlauf

Autor SHA1 Nachricht Datum
  Wladimir J. van der Laan e962e8c2ea Bump version from 0.6.0 to 0.6.1 vor 5 Jahren
  Wladimir J. van der Laan 370700c3be link.x: Add .sdata2 sections vor 5 Jahren
  bors[bot] 04272942e9 Merge #37 vor 5 Jahren
  bors[bot] c284f35766 Merge #36 vor 5 Jahren
  Vadim Kaushan 6fe10d1bcd Regenerate binaries vor 5 Jahren
  Vadim Kaushan 1839103f1c Add support for 64-bit registers in _start_trap vor 5 Jahren
  Vadim Kaushan 44c86e244d Fix _stext override issue vor 5 Jahren
  Vadim Kaushan 8f3ff84937 Fix section flags vor 5 Jahren
  Vadim Kaushan 03a3639de8 Fix .data alignment issue vor 5 Jahren
  Vadim Kaushan 8407973525 Add .sdata section to linker script vor 5 Jahren
  Vadim Kaushan 98f7b1a72c Use ALIGN attributes properly vor 5 Jahren
  bors[bot] 80759f2c26 Merge #35 vor 5 Jahren
  Wladimir J. van der Laan eb00f87c16 Add .sbss section to linker script vor 5 Jahren
  bors[bot] b66f595ea5 Merge #31 vor 5 Jahren
  bors[bot] 4bdbe78587 Merge #32 vor 5 Jahren
  Vadim Kaushan e33637548f Fix build vor 5 Jahren
  Vadim Kaushan 73f1a1ebe7 Rename RISCV to RISC-V vor 5 Jahren
  Vadim Kaushan 15fe9928bf Bump version (0.6.0) vor 5 Jahren
  Vadim Kaushan 968594090e Update riscv-rt-macros dependency vor 5 Jahren
  Vadim Kaushan f433e3d248 [macros] Bump version (0.1.6) vor 5 Jahren
  Vadim Kaushan 984a63d8f5 [macros] Remove riscv-rt dependency vor 5 Jahren
  Vadim Kaushan cf8c9f286c Check examples in CI vor 5 Jahren
  Vadim Kaushan 0049fd0ed0 Add examples vor 5 Jahren
  Vadim Kaushan 6d144111f3 Update documentation vor 5 Jahren
  Vadim Kaushan 5d8f8c3ba1 Regenerate binaries vor 5 Jahren
  Vadim Kaushan 5c1bbc64e4 Introduce _mp_hook vor 5 Jahren
  Vadim Kaushan 84042d706a Do not set mideleg and medeleg (not supported on FE310) vor 5 Jahren
  Vadim Kaushan 03f4eef93d Set trap handler in assembly vor 6 Jahren
  Vadim Kaushan 1f9677f3c7 Set frame pointer right after stack allocation vor 6 Jahren
  Vadim Kaushan 73e56ebfab Initialize GPR and MSR state vor 6 Jahren