Commit Verlauf

Autor SHA1 Nachricht Datum
  bors[bot] 459421dbd3 Merge #36 vor 5 Jahren
  Vadim Kaushan 7590a98318 Release v0.5.5 vor 5 Jahren
  Vadim Kaushan 4bc23c6431 Add CHANGELOG.md vor 5 Jahren
  bors[bot] e5e0888818 Merge #35 vor 5 Jahren
  Gui Andrade ea1f028a57 Add mideleg register support vor 5 Jahren
  bors[bot] 0259333c75 Merge #34 vor 5 Jahren
  Gui Andrade 7a9aa062a0 Allow writing directly to satp register vor 5 Jahren
  Gui Andrade 95c52341c4 mip: Add set/clear functions for bits vor 5 Jahren
  bors[bot] 0eda3c511c Merge #32 vor 5 Jahren
  Ales Katona 73f45e3dbf Merge branch 'master' into ustatus vor 5 Jahren
  bors[bot] 9d68612325 Merge #33 vor 5 Jahren
  Vadim Kaushan b834ae45a5 Do not use bare-metal v0.2.5 (changes MSRV) vor 5 Jahren
  Ales Katona 8840aee369 ucause only as readable bits vor 5 Jahren
  Ales Katona e1232ed680 clean up formatting vor 5 Jahren
  Ales Katona cdf6a33665 remove XS and FS from ustatus vor 5 Jahren
  Ales Katona 13831f7a80 revert scause specific trap/exceptions vor 5 Jahren
  Ales Katona f443bcf698 remove invalid comment vor 5 Jahren
  Ales Katona 30555e4d79 fix typos in asm calls vor 5 Jahren
  Ales Katona 49446ad869 fix ustatus doc typos vor 5 Jahren
  Ales Katona 2180ef44d5 add user trap setup and handling registers vor 5 Jahren
  bors[bot] 4094a32f43 Merge #30 vor 5 Jahren
  Sebastien Bourdeauducq b53e0a5cd2 add riscv32i target vor 5 Jahren
  bors[bot] 7f1e4a56cf Merge #31 vor 5 Jahren
  Vadim Kaushan d3dc245ce4 Bump version (0.5.4) vor 5 Jahren
  Vadim Kaushan 31f4127702 Add PMP CSRs vor 5 Jahren
  Vadim Kaushan f37ab221c8 Implement hpmcounter*[h], mhpmcounter*[h], mhpmevent* CSRs vor 5 Jahren
  Vadim Kaushan 298a8b6f6e Provide write() for mepc vor 5 Jahren
  Vadim Kaushan 7a8d3d1f6c Implement mscratch and mtval registers vor 5 Jahren
  Vadim Kaushan 00367d4fd2 Add sections to the registers module vor 5 Jahren
  Vadim Kaushan 370a654d2c Regenerate binaries vor 5 Jahren