コミット履歴

作者 SHA1 メッセージ 日付
  dkhayes117 282345f3de Fix Comments on user accesses: cycle.rs, cycleh.rs, instret.rs, and instreth.rs 4 年 前
  dkhayes117 ab0777651d Fix typos 4 年 前
  dkhayes117 d65aabb952 add cycle[h].rs, instret[h].rs, and mcounteren.rs modules 4 年 前
  bors[bot] 39ff09eefe Merge #53 4 年 前
  Nixon Enraght-Moony 4bd6d68552 Update link (riscv to risc-v) 4 年 前
  bors[bot] 6392fa9520 Merge #52 4 年 前
  luojia65 7309236b6e Use cargo fmt 4 年 前
  luojia65 b144dd1709 Uppercase doc comments for `medeleg` 4 年 前
  luojia65 db4a22c3c3 medeleg; small doc fix 4 年 前
  bors[bot] 4d16f14ab3 Merge #51 4 年 前
  Vadim Kaushan f844c17c3a Fix {S,U}tvec::trap_mode() functions to match Mtvec::trap_mode() 4 年 前
  bors[bot] 3b8b0ad3c0 Merge #50 4 年 前
  Vadim Kaushan 01148aab87 Fix CI 4 年 前
  Vadim Kaushan b395169b9a Release v0.6.0 4 年 前
  Vadim Kaushan a614efc14b Update copyright years 4 年 前
  Vadim Kaushan 2daf0d2e76 Update MSRV to 1.42 4 年 前
  Vadim Kaushan 4e6d9a0bf8 Add mising item to the change log 4 年 前
  bors[bot] ffb386ba46 Merge #48 4 年 前
  Karol Harasim 6c91339f55 Remove vexriscv support. 4 年 前
  bors[bot] 422a1625cf Merge #47 4 年 前
  Vadim Kaushan 66ebf47f28 Add change log entry 4 年 前
  Vadim Kaushan 5211b5b699 Replace asm! with llvm_asm! 4 年 前
  bors[bot] d13776ad66 Merge #49 4 年 前
  Vadim Kaushan d9b7304666 Add change log entry 4 年 前
  Vadim Kaushan b0f75fb2e9 Update MSRV 4 年 前
  Vadim Kaushan 3aaa2f48eb Update dependencies 4 年 前
  bors[bot] 980b51c84e Merge #46 4 年 前
  Karol Harasim fc896caa91 Do not panic on unknown trap mode. 4 年 前
  bors[bot] 3df404cb37 Merge #45 4 年 前
  bors[bot] 174ef71651 Merge #44 4 年 前