Commit Verlauf

Autor SHA1 Nachricht Datum
  dkhayes117 8a36b3e3d6 Cargo fmt vor 4 Jahren
  dkhayes117 6878e5f774 Fix weird formatting in mod.rs vor 4 Jahren
  dkhayes117 f273ef59b1 Run cargo fmt again in register directory vor 4 Jahren
  dkhayes117 42fa92f501 Fix with Cargo fmt vor 4 Jahren
  dkhayes117 282345f3de Fix Comments on user accesses: cycle.rs, cycleh.rs, instret.rs, and instreth.rs vor 4 Jahren
  dkhayes117 ab0777651d Fix typos vor 4 Jahren
  dkhayes117 d65aabb952 add cycle[h].rs, instret[h].rs, and mcounteren.rs modules vor 4 Jahren
  bors[bot] 39ff09eefe Merge #53 vor 5 Jahren
  Nixon Enraght-Moony 4bd6d68552 Update link (riscv to risc-v) vor 5 Jahren
  bors[bot] 6392fa9520 Merge #52 vor 5 Jahren
  luojia65 7309236b6e Use cargo fmt vor 5 Jahren
  luojia65 b144dd1709 Uppercase doc comments for `medeleg` vor 5 Jahren
  luojia65 db4a22c3c3 medeleg; small doc fix vor 5 Jahren
  bors[bot] 4d16f14ab3 Merge #51 vor 5 Jahren
  Vadim Kaushan f844c17c3a Fix {S,U}tvec::trap_mode() functions to match Mtvec::trap_mode() vor 5 Jahren
  bors[bot] 3b8b0ad3c0 Merge #50 vor 5 Jahren
  Vadim Kaushan 01148aab87 Fix CI vor 5 Jahren
  Vadim Kaushan b395169b9a Release v0.6.0 vor 5 Jahren
  Vadim Kaushan a614efc14b Update copyright years vor 5 Jahren
  Vadim Kaushan 2daf0d2e76 Update MSRV to 1.42 vor 5 Jahren
  Vadim Kaushan 4e6d9a0bf8 Add mising item to the change log vor 5 Jahren
  bors[bot] ffb386ba46 Merge #48 vor 5 Jahren
  Karol Harasim 6c91339f55 Remove vexriscv support. vor 5 Jahren
  bors[bot] 422a1625cf Merge #47 vor 5 Jahren
  Vadim Kaushan 66ebf47f28 Add change log entry vor 5 Jahren
  Vadim Kaushan 5211b5b699 Replace asm! with llvm_asm! vor 5 Jahren
  bors[bot] d13776ad66 Merge #49 vor 5 Jahren
  Vadim Kaushan d9b7304666 Add change log entry vor 5 Jahren
  Vadim Kaushan b0f75fb2e9 Update MSRV vor 5 Jahren
  Vadim Kaushan 3aaa2f48eb Update dependencies vor 5 Jahren