Commit Verlauf

Autor SHA1 Nachricht Datum
  Vadim Kaushan a804abda7e Remove #![deny(warnings)] (anti-pattern) vor 5 Jahren
  bors[bot] c58e34961d Merge #43 vor 5 Jahren
  Ales Katona 184d511b1c fix cargo fmt vor 5 Jahren
  bors[bot] 16644b6cad Merge #40 vor 5 Jahren
  bors[bot] 400fe44fa9 Merge #42 vor 5 Jahren
  bors[bot] bad98ec38d Merge #41 vor 5 Jahren
  Ilya Epifanov 040eb2c805 using `riscv-target` with compatible MSRV vor 5 Jahren
  Ilya Epifanov 0b1131dd20 Only checking for necessary extensions when linking vor 5 Jahren
  Vadim Kaushan b7319d00d8 Allow nightly build to fail vor 5 Jahren
  Vadim Kaushan 7ecbf66955 Remove obsolete CI hack vor 5 Jahren
  Diego Barrios Romero 2b5315e834 Document MSRV on README vor 5 Jahren
  bors[bot] 255ef60f1a Merge #38 vor 5 Jahren
  Vadim Kaushan 99e189199b Release v0.5.6 vor 5 Jahren
  Vadim Kaushan 9a65a7023e Update CHANGELOG.md vor 5 Jahren
  bors[bot] 30af64cad7 Merge #37 vor 5 Jahren
  Sean Cross f54f90f31c assemble: add powershell script vor 5 Jahren
  Sean Cross 8f7f5412e9 bin: rebuild asm file with vexriscv instructions vor 5 Jahren
  Sean Cross 54a0364304 register: add vexriscv-specific registers vor 5 Jahren
  bors[bot] 459421dbd3 Merge #36 vor 5 Jahren
  Vadim Kaushan 7590a98318 Release v0.5.5 vor 5 Jahren
  Vadim Kaushan 4bc23c6431 Add CHANGELOG.md vor 5 Jahren
  bors[bot] e5e0888818 Merge #35 vor 5 Jahren
  Gui Andrade ea1f028a57 Add mideleg register support vor 5 Jahren
  bors[bot] 0259333c75 Merge #34 vor 5 Jahren
  Gui Andrade 7a9aa062a0 Allow writing directly to satp register vor 5 Jahren
  Gui Andrade 95c52341c4 mip: Add set/clear functions for bits vor 5 Jahren
  bors[bot] 0eda3c511c Merge #32 vor 5 Jahren
  Ales Katona 73f45e3dbf Merge branch 'master' into ustatus vor 5 Jahren
  bors[bot] 9d68612325 Merge #33 vor 5 Jahren
  Vadim Kaushan b834ae45a5 Do not use bare-metal v0.2.5 (changes MSRV) vor 6 Jahren